AMD加速卡在金融領域展現強大算力

在算力即是企業競爭力的今天，半導體廠商的算力競賽持續激烈開打，從生產、智慧交通等領域 ，美商超微（AMD）展現其算力在金融領域的應用。日前，AMD與頂尖的全球先進交易與執行系統供應商Exegy合作，取得創下世界紀錄的STAC-T0基準測試結果，實現最低13.9奈秒（nanoseconds，ns）的交易執行操作延遲。相較此前的記錄，這一結果可令tick-to-trade延遲至多降低49%，是迄今為止發布的最快STAC-T0基準測試結果^註1。先前的最快速度記錄為24.2奈秒，同樣來自採用AMD加速卡的參考設計。

這項全新的AMD和Exegy STAC-T0高精度時間戳記基準記錄憑藉AMD Alveo™ UL3524加速卡實現，其為一款專為快速交易執行而設計的金融科技卡，由AMD Virtex™ UltraScale+™ FPGA提供支援，在搭載AMD EPYC™ 7313處理器的Dell PowerEdge R7525伺服器中的Exegy nxFramework和Exegy nxTCP-UDP-10g-ULL IP核心上執行，並配備Arista 7130平台和Arista MetaWatch 7130裝置。

AMD Alveo™ UL3524加速卡具備突破性的收發器架構、78萬個LUT的FPGA架構以及1,680個DSP運算片。該產品旨在加速硬體中的自訂交易演算法，交易者可以根據自訂演算法和AI（人工智慧）交易策略客製化其設計。

AMD自行調適暨嵌入式運算事業群資料中心產品行銷總監Girish Malipeddi表示，在超低延遲交易中，1奈秒即可決定交易的盈虧。這項基準測試展示出經過獨立量化和驗證的真實結果，展現AMD如何從整體上突破高速交易與金融技術的邊界並推動其可能性。

「Exegy提供由必要的FPGA IP和相關軟體組成的應用，以實現Alveo UL3524卡上的STAC-T0基準測試要求。」Exegy FPGA解決方案總監Olivier Cousin 表示，透過完成此次最新STAC-T0 基準測試，Exegy和AMD很高興能夠創下tick-to-trade延遲記錄。今年的STAC-T0採用Exegy的FPGA開發框架和全新超低延遲TCP-UDP IP堆疊，取得迄今為止最出色的公開結果。

STAC基準測試是用在測試時間序列報價資料進行高速分析解決方案的業界標準。STAC-T0基準測試評估tick-to-trade網路I/O（輸入輸出）延遲，即接收和執行交易訂單所需的時間。