台積電2nm製程展現技術優勢，但成本挑戰不容忽視

台積電（TSMC）作為全球半導體製造的領導者，近期在2nm製程（N2）技術開發上取得重大突破，試產良率已突破60%，並計畫於2025年正式量產。

這項技術不僅延續了3nm的成功，更透過全新的電晶體架構與創新的製程技術，進一步拉大與競爭對手的差距。然而這個成就也引發業界廣泛討論，特別是前英特爾執行長派特基辛格（Pat Gelsinger）對良率數據的質疑。

三大先進製程技術比較

在半導體製程的演進中，台積電的3nm、2nm以及英特爾的18A製程代表了最頂尖的技術水準。這三種製程在架構、效能與技術實現上各有特色。

簡單來說，台積電從3nm進化到2nm，其技術路線展現出明確的進化軌跡，就像是穩扎穩打地一步一步往上爬，從成熟的FinFET平穩過渡到GAA架構。這種漸進式創新不僅確保製程穩定性，也讓工程師們能夠累積寶貴的實戰經驗。相比之下，英特爾的RibbonFET雖然在理論設計上展現創新，但就像是想要一步登天，由於缺乏先前製程的實戰經驗，在量產時可能面臨更大挑戰。特別是在良率提升與成本控制方面，台積電基於客戶驗證的製程發展路線策略可能更具優勢。

除了密度以外，背面電源供應網路也成為新製程的必備技術，台積電2nm的背面電源供應網路（BSPDN）與英特爾18A的PowerVia技術，都試圖解決電源傳輸效率問題，但實現方式不同。台積電方案更注重整體電路布局的最佳化，而英特爾則強調其獨特的背面供電設計。這些技術都將電源線路配置在晶片背面，不僅解決了傳統前面佈線的擁塞問題，更釋放更多空間給訊號線路使用。

面對基辛格質疑，台積電表示良率都是基於量產標準

台積電2nm與英特爾18A製程的競爭，代表了全球半導體技術的最高水準。在SRAM密度方面，台積電2nm達到38Mb/mm²，明顯優於英特爾18A的31.8Mb/mm²。在效能提升方面，台積電2nm承諾在相同功率下可提升10-15%性能，並降低25-30%功耗。相比之下，英特爾18A僅宣稱每瓦效能提升10%，且未公開具體功耗數據。

基辛格日前對台積電宣布的60%良率數據提出質疑，認為此數據缺乏實質意義。他指出，良率數據需要在量產環境下才具參考價值，而目前的數據可能只反映小規模試產結果。然而，業界專家認為，考慮到台積電已進入試產階段，而英特爾18A仍處於產品設計階段，這樣的質疑立場值得商榷。

台積電在回應中強調，60%的良率是在實際工廠環境中達成的真實數據，就像是考試及格率，且測試的內容都是實際應用中會用到的元件。這個表現相當亮眼，畢竟競爭對手三星同級製程的良率只有10-20%，就像是一個班上有六成的學生考及格，而另一個班只有一兩成及格。

多位半導體分析師指出，從台積電過去在3nm製程上的表現來看，他們確實展現了快速解決問題、提升良率的實力。

台積電立於不敗之地，但成本的增加仍對客戶產生負擔

台積電2nm製程已獲得包括蘋果、輝達（NVIDIA）、AMD等重要客戶的支持，預計將於2025年在新竹科學園區的Fab 20開始量產。公司規劃推出N2、N2P和N2X三種版本，以滿足不同應用場景的需求。其中，N2P版本預計可再提供額外10%的效能提升，而N2X版本則針對高效能運算（HPC）最佳化。

然而，2nm製程的生產成本預計較3nm提高約50%，這可能影響市場接受度。成本增加主要來自於更複雜的製程步驟、更多的極紫外光（EUV）微影層數，以及更高的材料成本。雖然台積電透過提升良率、最佳化製程和增加產能等方式降低成本，但最終的價格壓力仍可能影響部分中小型客戶的採用意願。

儘管台積電在2nm製程技術上的領先地位無可置疑，就像是站在技術金字塔的頂端，但不斷攀升的生產成本正考驗著市場的承受能力。這就像是一輛性能極致的超級跑車，技術雖然令人驚艷，但並非所有人都負擔得起。隨著摩爾定律（Moore’s Law）持續推進，半導體製程技術的經濟效益正面臨前所未有的挑戰。在技術突破令人欽佩的同時，如何在技術進步與成本控制之間取得平衡，將是台積電必須審慎面對的重要課題。

資料、照片來源：台積電